本發明屬于集成電路可制造性設計中靜態隨機存儲電路良率分析領域,具體采用一種通用帕累托和高斯聯合分布作為實際采樣分布函數族,通過最小化實際采樣分布和理想采樣分布之間的交叉熵,從而獲得最優的實際采樣分布參數。使用優化后的實際采樣分布進行采樣計算SRAM失效率,能夠大幅減小采樣點數,提高采樣效率。本發明的關鍵是提出采用通用帕累托和高斯混合分布為采樣分布函數族;并針對該分布的參數優化問題,提出了一個迭代策略,不斷地進行采樣、更新實際分布參數、計算失效率,直到失效率滿足精度要求。實驗結果表明,本發明提出的方法明顯優于目前現有技術的方法。
聲明:
“基于非高斯采樣的SRAM電路良率分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)