本發明提供一種FPGA輻射測試模塊、ASIC芯片抗輻射性能評估系統及方法,包括:時鐘復位生成單元,產生系統時鐘及復位信號;輸入激勵生成單元,產生測試用激勵;被測軟ASIC單元;采集對比表決與測試流程控制單元,采集各被測軟ASIC單元及外部被測ASIC芯片的狀態值,并對比判定得到判定結果;監控接口單元,將狀態值及判定結果匯總后發送出去;通信接口模塊,傳輸正常工作狀態時的通訊數據。本發明性能高、容量大、速度快、靈活性高,如有失效事件發生,該系統還具有精確判定失效事件發生時刻,被測ASIC時序、內部狀態及大致的內部路徑位置的能力。
聲明:
“FPGA輻射測試模塊、ASIC芯片抗輻射性能評估系統及方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)