本發明提供了一種互連線接觸高阻位置的測試方法,應用于半導體技術領域。所述方法包括:在一失效樣品對應的版圖上獲取待分析路徑;在所述待分析路徑上獲取一條測試回路,所述測試回路的兩個測試端口位于所述失效樣品的接觸孔層上;將所述失效樣品正面朝下后進行樣品處理,使所述失效樣品滿足納米探針測試條件;對處理后的所述失效樣品進行納米探針測試,以確定所述失效樣品的互連線接觸高阻位置。本發明的互連線接觸高阻位置的測試方法,能夠在電性上對芯片高阻失效進行驗證,并能夠準確確認芯片高阻失效位置。
聲明:
“互連線接觸高阻位置的測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)