本發明公開了一種倒裝芯片的電遷移可靠性有限元分析方法,通過對倒裝芯片進行建模、網格劃分并添加邊界條件,進行電熱耦合分析和結構分析,模擬不同的電流大小、材料種類以及銅跡線的結構對溫度分布、電流密度分布、焦耳熱分布以及應力分布進行分析,將仿真結果代入布萊克方程得到結構的平均失效時間,能夠準確得到熱點位置和易發生失效的位置,能更直觀的發現電遷移失效壽命的影響因素和規律,為后續提高可靠性的方案提供了改進方向。
聲明:
“倒裝芯片的電遷移可靠性有限元分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)