本發明公開了一種改善集成電路制程中硅位錯的方法,包括以下步驟:A)用氧化法生長第一柵氧化層;B)在第一柵氧化層上用化學氣相沉積法沉積預定厚度的第二柵氧化層;C)通過電性測量儀器調整第一和第二柵氧化層的厚度,使MOS器件的電性參數符合制程要求。本發明可有效減少硅位錯,降低集成電路芯片的泄露電流,從而提高集成電路芯片的良率。
聲明:
“改善集成電路制程中硅位錯的方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)