本發明涉及一種軟錯誤感知的FPGA布局布線方法,先完成對FPGA內布線資源發生的軟錯誤的分析與建模;基于對軟錯誤模型的研究,在布局布線過程中引入抗輻射因子,增加布局布線方法的軟錯誤感知能力;針對布局過程中因隨機過程和迭代而導致的收斂慢的問題,使用直接過程加強化學習的方法對布局流程進行優化,使布局過程更加智能高效;針對布線速度慢的問題,在新型重布線策略的基礎上對不同特征的線網進行遞歸劃分,進而采取不同的并行布線策略完成并行布線過程。該布局布線方法具有軟錯誤感知的能力,可以緩解因FPGA內布線資源發生軟錯誤而對電路性能造成的影響,同時能夠在增加系統智能化程度的基礎上,降低系統編譯時間。
聲明:
“軟錯誤感知的FPGA布局布線方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)