本發明提供了一種測試結構,包括襯底以及所述襯底上的n×m個陣列的子MOS結構,每一所述子MOS結構包括柵極以及有源區;第i行、第j列的所述子MOS結構還包括柵極通孔以及有源區通孔;n≥3,m≥3,1<i<n,1<j<m,n、m、i、j均為正整數。本發明還提供一種測試結構的版圖生成方法。在所述測試結構中,第i行、第j列的所述子MOS結構作為待測試的MOS管,其余的所述子MOS結構作為冗余MOS管,提高所述測試結構中的圖形密度分布的均勻型,使得所述測試結構在制備過程中,避免受化學機械研磨和刻蝕等工藝的影響大,從而提高可靠性測試的結果的準確度。
聲明:
“測試結構及其版圖生成方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)