在如DRAM的半導體存儲器件中,在隔離絕緣膜1.2的邊緣部分上分布有導電薄膜1.11’,所述隔離絕緣膜與半導體襯底1.1相對,中間是薄的絕緣膜。該導電薄膜1.11’電連于存儲電容器的下電極1.11。該新穎結構可以獨立于冶金pn結的位置來控制電學性pn結的位置。從而實現了數據保留時間長、有效抑制漏泄電流的半導體存儲器件。
聲明:
“半導體存儲器件及其制造方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)