本實用新型提供了一種電容測試結構,包括:固定測試電阻,與待測電容第二端連接;至少一個待接入測試電阻,與固定測試電阻串聯;至少一個測試保險絲,與待接入測試電阻并聯;至少兩個焊盤,分別與測試保險絲兩端連接;NMOS管,與所述測試電路并聯,所述NMOS管的柵極還與待測電容的第二端連接;限流保險絲,與并聯后的所述NMOS管和所述測試電路串聯,并且接地;以及,限流電阻,連接電源和所述NMOS管;向焊盤施加電流,使得與焊盤連接的測試保險絲熔斷以改變測試電路的阻值。在不改變版圖設計的情況下,可以變換為多種漏電閾值電流的測試結構,從而對多種不同缺陷或不同類型的待測電容進行失效分析。這樣可以節省芯片劃片道面積,在測試上也更加靈活。
聲明:
“電容測試結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)