本發明屬于半導體存儲器老化測試技術領域,公開了一種半導體存儲器老化測試核心板,根據上位機的參數配置實時產生測試向量,輸出各種類型的測試信號、各種測試圖形,并對測試信號進行延時調整、加強驅動、波形控制的處理,以及對電源信號進行補償,產生更精準的測試信號的電源信號;提升了用戶對測試波形的自定義能力和靈活性;測試核心板具有分區的存儲器,將測試過程中實時對比測試的數據分區保存,通過分區存儲的數據對失效DUT測試過程進行控制和失效分析,實現了老化測試中對單個DUT測試過程的控制和失效分析;通過存儲器譬如DRAM提供的存儲空間保存每顆DUT的每一個IO足夠長的測試信息,從而能夠讓DUT廠商對各批次失效DUT進行統計分析,改善良率,提升產品可靠性。
聲明:
“半導體存儲器老化測試核心板” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)