本發明屬集成電路技術領域,涉及集成電路可制造性設計中靜態隨機存儲電路良率分析方法,本方法中,首先使用互信息和序列二次規劃,對高維SRAM電路的擾動空間進行降維,實現高維SRAM電路最佳平移矢量的快速計算;然后建立低維和高維SRAM電路性能分布的貝葉斯模型;最后,使用低維SRAM電路的先驗知識,可極大地加速高維SRAM電路性能分布的擬合,大幅減小高維SRAM電路仿真次數,獲得符合精度要求的SRAM失效率。實驗結果表明,本發明提出的方法明顯優于目前國際上已知的最好方法,可實現6?7倍加速比。
聲明:
“基于貝葉斯模型的SRAM電路良率分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)