本實用新型公開了一種晶振時鐘失效檢測電路,包括依次電性連接的外部晶振、時鐘整形模塊、晶振頻率偵測模塊和時鐘安全管理模塊;其中,外部晶振用于產生晶振時鐘;時鐘整形模塊用于將晶振時鐘由正弦波整形成方波;晶振頻率偵測模塊用于檢測晶振時鐘的頻率是否在預設范圍內,若不在預設范圍內,則產生異常信號;當接收到異常信號時,時鐘安全管理模塊將芯片系統的工作時鐘由晶振時鐘切換為內部RC時鐘。根據本實用新型的晶振時鐘失效檢測電路,能夠快速準確地檢測到外部晶振是否停止振蕩,且能夠檢測晶振時鐘的頻率是否過快或者過慢,并在檢測到晶振時鐘異常時,及時將芯片系統的工作時鐘切換成內部RC時鐘,避免芯片系統運行紊亂。
聲明:
“晶振時鐘失效檢測電路” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)