本發明提供一種考慮級聯失效的電路系統容錯能力仿真分析方法,其包括:S1、結構和功能分析;S2、構建網表文件;S3、構建失效描述文件;S4、注入初始失效;S5、調用SPICE進行仿真;S6、判斷是否發生級聯失效,如果發生級聯失效,更新電路結構信息并返回步驟S2,若未發生級聯失效,則認為級聯失效過程停止;S7、收集級聯失效傳播路徑相關數據;S8、根據步驟S7中級聯失效分析結果,對關鍵元器件進行冗余備份;S9、更新電路結構,重新計算改進設計后的電路容錯能力提升程度。本發明基于SPICE仿真軟件開展仿真計算分析,能夠從系統角度分析電路系統的級聯失效傳播行為,并指導電路系統的容錯設計,為電路內部結構優化重構提供方法支撐。
聲明:
“考慮級聯失效的電路系統容錯能力仿真分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)