本發明提供一種存儲器芯片位線失效分析方法,用以對包含埋入式位線及金屬位線結構的存儲器芯片進行位線失效分析,每條所述埋入式位線與相應的所述金屬位線之間通過多個位線接觸窗相連,所述方法包括以下步驟:去除所述存儲芯片的金屬位線之上的鈍化層、互連金屬層及層間介質層,暴露出所述金屬位線;通過電測試確定存儲芯片上相互之間存在短路的兩條金屬位線,逐段切割其中的一條金屬位線,使得該金屬位線中連接于相鄰位線接觸窗的部分之間均被割斷;去除存儲芯片的襯底及包含在襯底內的埋入式位線,形成檢測樣片;對所述檢測樣片進行電勢對比成像觀測,確定所述短路金屬位線的具體失效位置。
聲明:
“存儲芯片位線失效分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)