本發明提供了一種IP硬核無損測試結構,包括:半導體自動測試設備和通用片上系統,被測IP硬核內嵌于所述通用片上系統上,所述半導體自動測試設備與所述通用片上系統之間電信連接,所述片上評估系統內嵌有評測電路,所述評測電路與所述被測IP硬核之間設置有一反饋單元。通過所述通用片上系統的評測電路與所述半導體自動測試設備,直接對被測IP硬核進行裸芯片測試,并且通過所述反饋單元,對由所述評測電路引起的時延進行補償。采用裸芯片無損測試技術,避免了傳統封裝后測試帶來的缺陷誤差,保障被測IP硬核測試結果的合理性和有效性。
聲明:
“IP硬核無損測試結構及其實現方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)