本發明公開了一種離線監控介電層沉積工藝對銅電阻的影響的方法,包括:步驟S1,在裸硅片上沉積保護層;步驟S2,在所述保護層的表面生長一銅層;步驟S3,利用化學機械研磨工藝對銅層進行減??;步驟S4,測試研磨后的銅層電阻并作為前值電阻;步驟S5,將測試后的硅片進行待測試的介電層沉積工藝中的銅表面預處理步驟;步驟S6,測試預處理后硅片中的銅層電阻并作為后值電阻;步驟S7,后值電阻與前值電阻的差值即為介電層沉積工藝對銅電阻的影響量。本發明操作簡單,靈活性強,不但可以及時有效地進行晶圓的電性監控,還可以有效控制介電層沉積工藝的穩定性,而且最大化地避免介電層沉積工藝發生偏差時對產品的影響程度。
聲明:
“離線監控介電層沉積工藝對銅電阻的影響的方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)